Hallo

Ik was de high-end van mei 2007 aan het lezen en lees het volgende bij de RAM.

Standaard timings zijn 5-5-5-12
Wat is dat nu die standaard timings en die reeks cijfertjes erachter?

Grtz

Als ik even de uitleg van Heezy mag quoten...


Het geheugen is iets enorm complex. Ik zal het zo begrijpend mogelijk uitleggen:

Geheugenchips bestaan uit matrices. Dit kan je dus idd zien als een Excel blad, waarbij elk vakje een cel is. Zoals je weet bestaat alles uit enen en nullen bij pc's. Een cel kan dus ofwel geladen (=1) ofwel ongeladen zijn (=0). Zoals bij een Excel blad vind je een cel terug door de juiste rij en kolom. Zo werkt het geheugen dus ook. Als er dus een Byte moet worden opgeslagen, zullen acht cellen via hun rij en kolommen geadresseerd worden, en in die acht cellen enen en/of nullen geplaatst worden.
Nu belangrijk om te weten is dat het geheugen bijna altijd in de richting van de rijen wordt gelezen/geschreven. Dus je voelt het al aankomen: wanneer het geheugen een command krijgt om te lezen/schrijven, zal het adres van de rij ( RAS = Row Address Strobe) vrij constant blijven, maar het adres van de kolom ( CAS = Column Address Strobe) zal telkens veranderen.

http://www.ivanhoejupiler.be/gallery/galleryimages//1/6/timings.gif


Dit zijn de meest gekende timings, en die zul je ook meestal zien bij aankoop van geheugen (tegenwoordig ook meestal de command rate 1/2T).

Nu kort de geheugentoegang uitgelegd:

De memory controller selecteert eerst via de RAS de actieve rij. Maar vooraleer de rij actief kan worden om toegang te krijgen tot de kolommen, moet de controller wachten --> dit is de tRCD. Dan wordt het lees/schrijf commando verstuurd, waarna er weer een wachttijd komt --> de CAS Latency: dit is dus het aantal clock cycles dat het geheugen moet wachten om de juiste kolom te kunnen selecteren uit de rij.
Als de data verkregen is, moet de rij weer gedeactiveerd worden. Maar vooraleer dit kan gedaan worden, moet de rij een minimum aan clock cycles actief zijn geweest --> dit is de tRAS. Na dit kan de rij worden gedeactiveerd --> dit wordt in de tRP latency gedaan.

Zoals je dus ziet, zal het vooral de CAS zijn die zal veranderd worden bij lees/schrijf commands, dus daarom is dit de belangrijkste latency. Het snelste geheugen heeft een CAS Latency (= CL) van 2. Rest van de timings 2-2-2-5.

Een enorme goeie lijst van high-end geheugen met hun timings, chips en pcb's vind je hier.

Ik heb een bijhorende vraag (ben me aan het verdiepen in RAM). In bijlage zie je die array staan. Die hoogte is 8. Maar blijft die hoogte constant of kan die hoogte ook 20 zijn? Ik denk dat die hoogte 1 byte is (8 bites) en dat die horizontale oneindig groot kunnen zijn.

Grtz

Als je meer wil leren over het geheugen: http://arstechnica.com/paedia/r/ram_guide/ram_guide.part1-2.html

Beste uitleg die ik al ben tegengekomen. Bestaat uit 3 delen.