ik heb in een 120mhz,4 ramlatjes.daarvan zijn er 2 pariteit en 2 niet pariteit.nu is mijn vraag of die samen gaan.ik ken hier niets van,ik zie dat in mijne bios.
ik heb in een 120mhz,4 ramlatjes.daarvan zijn er 2 pariteit en 2 niet pariteit.nu is mijn vraag of die samen gaan.ik ken hier niets van,ik zie dat in mijne bios.
Ik zie niet in waarom het niet samen zou gaan...
Het antwoord is dus: ja, die gaan samen
Trouwens, ze werken nu samen,
waarom zou het nu opeens niet meer gaan?
Pariteit is btw de mogelijk van de RAM-latjes zelf om fouten te herstellen.
Laatst gewijzigd door Nikolas; 27 November 2005 om 11:23
(\__/)
(='.'=) Dit is konijn. Zet hem ook in je handtekening
(")_(") zodat hij de wereld verovert.
'k zal eens een beetje uitleg geven.
vroeger was die pc van mij,draaide op windows 95 en had maar 2 ramlatjes(maar weet niet welke) nooit problemen gehad
er heeft iemand,waar we nu geen contact meer mee hebben(ex vrijer van mijn nicht) windows 98 en 2 ramlatjes bijgestoken en deed niet anders dan foutmeldingen geven.
heb dan die ramlatjes die niet pariteit zijn uitgehaalt en heb tot nu toe nog geen problemen.
bestaan er soms programma's (liefst freeware) om ramlatjes te testen?
Ja, Memtest86Oorspronkelijk geplaatst door dipsy
(\__/)
(='.'=) Dit is konijn. Zet hem ook in je handtekening
(")_(") zodat hij de wereld verovert.
Idd, ECC laten werken perfect samen met non-ECC, maar het kan zijn dat het registered (buffered) ECC latten zijn, en die kunnen niet samenwerken met unbuffered geheugen.
heezy
en hoe kun je dat zien?Idd, ECC laten werken perfect samen met non-ECC, maar het kan zijn dat het registered (buffered) ECC latten zijn, en die kunnen niet samenwerken met unbuffered geheugen.
heb er wel die niet pariteit geheugenlatjes uitgelaten en heb tot nu toe geen probemen meer gehad.
het zijn deze
EDO
Omschrijving:
Extended Data Out. Een directe doorontwikkeling van FPM (ook wel HPM, Hyper Page Mode genoemd). Het principe is dat de data langer in de latch (het uitgangsregister) staat, waardoor tijdens het lezen vanuit de latch er al begonnen kan worden met de volgende adresseringsstap (zeg maar een soort pipelining), dit scheelt tijd en verhoogd de doorvoer.
Introductie:
1995
Snelheid:
50ns, 60ns en 70ns
CAS latency: 25ns (in geval van een 60ns chip)
Theoretische bandbreedte: ~300MB/s
Berekening in geval van 66MHz (15ns) FSB: CAS 25ns / FSB 15ns = 1,66. FSB66Mhz * 64bit = 533 / 1,66 = ~300MB/s.
Modules:
72pins SIMM 5 en 3.3V 32bits
168pins DIMM* 5 en 3.3V 64bits
welke de 2 latjes zijn die nu nog in de pc zitten weet ik niet,want de pc staat nu bij mijn zus
Momenteel bekijken 1 gebruikers deze discussie. (0 leden en 1 gasten)
Favorieten/bladwijzers